半导体IP核
IP核，全称知识产权核（），是在集成电路的可重用设计方法学中，指某一方提供的逻辑单元、芯片设计的可重用模組。 IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行特殊應用積體電路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。 IP核分为软核、硬核和固核。软核通常是…
标签：#电子设计自动化
共 15 篇文章
逻辑优化
逻辑优化是指在一个或多个限制條件下，找到指定逻辑电路等效表示的过程，是数字电路与集成电路设计中逻辑综合的一部分。 电路一般来说會受到最小芯片面积和预定响应延迟的限制。对给定电路进行逻辑优化的目标是获得最小的逻辑电路，且其值与原始电路相同。 方法 逻辑电路简化方法同样适用于布尔表达式最小化。 分类 如今，逻辑优化分为多个类别： ;基于电路表示 : 两级逻辑优化 : 多级逻辑优化 基于电路特性 :时序逻辑优化 :组合逻辑优化 ;基于执行类型…
设计规则检查
设计规则检查（）是电子设计自动化的一个重要组成部分，它决定了指定集成电路芯片的物理版图是否满足推荐的参数要求，这个要求即设计规则。 設計規則 設計規則是一系列由半導體製造廠商提供的參數，確保設計者能夠畫出正確的光罩板。設計規則是專門針對特定的半導體製造工藝。一種設計規則集，會指定某種幾何和連接限制，以確保足夠的緩衝空間來考慮半導體製程中的變異性，從而確保大部分的部件能正常運作。 最基本的設計規則如右圖所示。首先是单层规则。宽度规则规定了…
電子設計自動化
电子设计自动化（，縮寫：）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。 历史与发展 在电子设计自动化出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘（）的胶带。 到了1970年代中期，开发人员尝试将整个设计过程自动化，而…
高级验证
高级验证（），或称系统级验证，是指在高抽象级别（层次）对所设计的电路系统进行验证的任务。高级验证主要是检验高抽象级别（通常在寄存器传输级之上）的模型设计是否代表了实际的硬件电路。高级验证与高级综合的关系，正类似功能验证和逻辑综合的关系。 数字电子系统设计已经从低抽象级别，即逻辑门级的设计，发展到寄存器传输级的设计。高于寄存器传输级的抽象层次，通常被称为“高级”，或“系统级”、“行为算法级”。 在高级综合里，系统的行为、算法设计通常以C语…
放置 (集成电路)
放置（）是電子設計自動化中的一个重要步骤，属于物理设计流程的一部分，在這過程中會把電路元件安置在指定面積的晶片上。如果电路的布局沒有設計好，那么集成电路芯片的性能将会受到影響甚至部份失靈或出現嚴重的故障，而且会因为納米級別的微電路連線設計得不到優化（对连线的配置称为布线），導致晶片的制造效率降低甚至增加了不良品的比率。因此，电路的布局人员必须考虑到对多个参数的优化，以使电路成品能够符合预定的性能要求。IC设计中的放置与布线步骤通常合称为…
网表
在电子设计自动化中，网表（），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。 网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表…
电子电路仿真
电子电路仿真（），是指使用数学模型来对电子电路的真实行为进行模拟的工程方法。 仿真系统可以对电路的功能行为进行模拟，而不需要建立实际的电路（这过程可能繁琐而昂贵），因此它是一种很有实用价值的工具。由于仿真系统对真实情况的模拟越来越逼真，许多大学、研究机构都会使用这类工具来辅助电子工程方面的教学。由于电子电路仿真系统一般具有较好的图形化界面，它们常常可以使用户有身临其境的感觉。对于初学者，他们可以在仿真软件的帮助下进行分析、综合、组织和评…
布线 (集成电路)
在电子设计自动化中，布线（），是印刷电路板设计和集成电路设计中的一个步骤。在设计流程中，布线通常在布局完成之后进行，布局已经将各种电路组件安置在芯片上，布线则进行这些组件之间的互连线配置。布线的原则是保证不同组件之间的连接畅通，同时符合一定的设计规则检查。 相关条目 物理设计 集成电路设计 外部链接 http://www.eecs.northwestern.edu/~haizhou/357/lec6.pdf 参考文献 . A surve…
寄存器传输级
在数位电路设计中，寄存器传输级（）是一种对同步数位电路的抽象模型，这种模型是根据数字信号在硬件寄存器、存储器、组合逻辑装置和总线等逻辑单元之间的流动，以及其逻辑代数运作方式来确定的。 寄存器传输级抽象模型在诸如Verilog和VHDL的硬件描述语言中被用于创建对实际电路的高层次描述，而低层次描述甚至实际电路可以通过高层次描述导出。在现代的数位设计中，寄存器传输级上的设计是最典型的工作流程。逻辑合成工具可以根据寄存器传输级的描述构建更低级…
动态时序验证
动态时序验证（）是指对专用集成电路的一种验证过程，它被用来检查电路是否能够以足够快的速率在指定的时钟频率下正常。将用于集成电路综合过程的设计文件进行仿真，动态时序验证得以进行。该过程与静态时序分析相对应，后者与动态时序验证有着相似的目标，但是它并不需要对集成电路的实际功能进行仿真。 参考文献
功能验证
功能验证（），是电子设计自动化中验证数字电路是否与预定规范功能相符的一个验证过程，通常所说的功能验证、功能仿真是指不考虑实际器件的延迟时间，只考虑逻辑功能的一个流程。功能验证的目标是达到尽可能高的测试覆盖率，被测试的内容要尽可能覆盖所有的语句、逻辑分支、条件、路径、触发、状态机的状态等，同时在某些阶段还必须包括对时序的检查。在较小型的电路设计中，设计人员可以利用硬件描述语言来建立测试平台（通常这是一个顶级模块），通过指定测试向量来检验被…
SystemVerilog DPI
SystemVerilog DPI，全称SystemVerilog直接编程接口 （）是SystemVerilog与其他外来编程语言的接口。能够使用的语言包括C语言、C++、SystemC等。直接编程接口由两个层次构成:SystemVerilog层和外来语言层。两个层次相互分离。对于SystemVerilog方面，另一边使用的编程语言是透明的，但它并不关注这一点。SystemVerilog和外来语言的编译器各自并不需要分析另一种语言的代码…
Gateway设计自动化
Gateway设计自动化（）公司，最初名为自动化集成设计系统（）公司，是一个致力于电子设计自动化的企业，该公司于1985年改为现名。最初，公司由Prabhu Goel博士持有，他是PODEM测试生成算法的发明者。Verilog硬件描述语言则由菲尔·莫比（）设计，他后来成为了Verilog-XL的首席设计师，并成为了Cadence Design Systems的首批合伙人。凭借着Verilog-XL的成功，Gateway设计自动化迅猛发展…
Icarus Verilog
Icarus Verilog是Verilog硬件描述语言的实现工具之一。它支持Verilog对应的的IEEE 1995、IEEE 2001和IEEE 2005三个不同的版本，并对SystemVerilog的部分内容提供支持。 Icarus Verilog可以配置在Linux、FreeBSD、OpenSolaris、AIX、Microsoft Windows以及OS X环境中。该软件以GNU通用公共许可协议发布，是一个自由软件。 截止到0…