推测执行
推测执行（亦作预测执行、投机性执行，英语：Speculative execution）是优化技术的一类，采用这个技术的计算机系统会根据现有信息，利用空转时间提前执行一些将来可能用得上，也可能用不上的指令。如果指令执行完成后发现用不上，系统会抛弃计算结果，并回退执行期间造成的副作用（如缓存）。 推测执行的目标是在处理器系统资源过剩的情况下并行处理其他任务，實際上電腦處理器在工作中，閒置效能的這種情況還不少。因此為了充分運用效率，推测执行无…
标签：#指令处理
共 15 篇文章
每周期指令
在计算机体系结构中，每周期指令（IPC，instructions per cycle ，又称 instructions per clock）是衡量处理器性能的一个指标：每个时钟周期执行的平均指令数。它是每条指令周期的乘法逆数。 说明 对IPC的计算 通过运行一组代码，计算完成运行代码所需的机器级指令的数量，然后使用高性能计时器计算在实际硬件上完成运行代码所需的时钟周期数，即可完成IPC的计算。最终结果由指令数除以CPU时钟周期数得来。 …
计分板 (处理器)
计分板（）是CDC 6600计算机中的流水线处理器所用到的一种技术，该方法主要将顺序执行的汇编语言代码进行动态调度，从而实现高效、无误的乱序执行。计分板机制会记录、分析不同指令之间的数据相关性。只有当一条指令与之前已发射（issue）的指令之间的冲突消失之后，这条指令才会被发射、执行。如果某条指令由于数据冲突而停顿，计分板会监视正在执行的指令流，在所有数据相关性造成的冲突化解之后通知停顿的指令开始执行。 相关条目 指令層級平行 Toma…
指令周期
指令周期（Instruction cycle），又稱提取－執行周期（fetch-and-execute cycle）是指CPU要執行一条机器指令經過的步驟，由若干機器周期组成。 不同的机器分解指令周期的方式也不同，有的处理器对每条指令分解出相同数量的机器周期（即使某些简单的指令可以在更少的机器周期内完成），另一些处理器根据指令的复杂程度分解出不同数量的机器周期 取得指令：CPU內有程序計數器（PC），它儲存下一個要執行的指令的地址。處理…
乱序执行
在计算机工程领域，乱序执行（错序执行，，简称OoOE或OOE）是一种应用在高性能微处理器中来利用指令周期以避免特定类型的延迟消耗的范式。在这种范式中，处理器根据输入数据的可用性确定执行指令的顺序，而不是根据程序的原始数据决定。在这种方式下，可以避免因为获取下一条程序指令所引起的处理器等待，取而代之的处理下一条可以立即执行的指令。 历史 乱序执行是一种受限的数据流架构计算的方式，在20世纪70年代至80年代数据流架构计算是计算机架构的重要…
保留站
保留站是用于计算机的CPU的寄存器重命名的一种部件。 当程序的指令被发射（issued），指定保留站作为指令的源操作数的存储位置。保留站允许CPU取得与重用刚刚计算出的结果，而不必等待结果被写入寄存器再重新读出来作为新的指令的源操作数。 当多条指令连续写入同一个寄存器，这些指令都可以执行但只有（逻辑上）最后一条指令实际写入。保留站检查是否有先写后读的数据相关，是否有空闲的执行单元。 指令的操作数都就绪后，就可以投入执行。执行结果被各个执…
互锁
互锁（interlock）是指两种设备或机制互相依赖，以阻止不期望的状态出现。用于防护操作员、设备安全。实现方法如红外线、光幕、计算机上的互锁程序、数字电路或模拟电路等等。 例如，电梯的互锁：在运行时电梯门不能打开；电梯门打开时电梯不能启动运行。而微波炉打开时就自动停止微波加热，这个不能算是互锁。 CPU的互锁机制通过向指令流水线插入bubble以避开检测到的危险。例如，软件程序从系统总线载入数据并指示系统在下个周期处理该数据，但实际载…
多线程
多執行緒（），是指从软件或者硬件上实现多个线程并发执行的技术。具有多线程能力的计算机因有硬體支援而能够在同一时间执行多於一个线程，进而提升整体处理效能。具有这种能力的系统包括对称多处理机、多核心处理器以及芯片级多处理（Chip-level multithreading）或同时多线程（Simultaneous multithreading）处理器。 软件多线程。即便处理器只能运行一个线程，操作系统也可以通过快速的在不同线程之间进行切换，由…
存儲控制單元
存儲控制單元，是CPU控制單元中，負責容納微程序的儲存裝置的一種。 存儲控制單元，多作為可在微處理器中排列二極管的只讀存儲器裝機使用。其起源至少可以追溯到1947年旋風計算機所使用的"program timing matrix" 。IBM在早期的360系統中使用了ROM存儲控制單元，但在后繼的370系統中，改用了既可從軟盤導入微程序，又可隨意讀寫的超高速隨機存儲器，這使得IBM可以輕松修改微程序中的程序錯誤。儘管當時默認的存儲控制單元為…
MIL-STD-1750A
MIL-STD-1750A或1750A是16位計算機指令集架構（ISA）的正式定義，包括軍用標准文件MIL-STD-1750A（1980）所述的必需組件和可選組件。 除了核心ISA，該定義定義了可選指令，如FPU和MMU。 重要的是，該標準沒有定義1750A處理器的實現細節。 1750計算機 1750计算机指使用符合美军标MIL-STD-1750A/B标准的16位处理器的嵌入式计算机，工作主频范围一般在10MHz~20MHz之间，应用于…
流水线停顿
流水线停顿（），亦称流水线冒泡，是指有指令管線化的處理器，为了应对冒险（相鄰位址讀寫相同位址，不同執行順序可能會影響結果）而延时执行指令。 在指令解碼的階段，控制單元會判斷解碼後的指令所讀取的暫存器位址是否是執行階段要寫入的位址。若是，控制單元會將該指令暫停一個時脈週期，控制單元也會暫停讀取階段指令，避免讀取階段讀到的命令被下一個命令蓋過。 在指令解碼的指令停頓時，為了避免讀取新的指令，會固定程式計數器以及讀取階段的指令，避免被修改。此…
通用图形处理器
通用圖形處理器（，全稱图形处理单元上的通用计算（）），是利用处理图形任务的图形处理器来計算原本由中央处理器处理的通用计算任务。这些通用计算任务通常与图形处理没有任何关系。由于现代图形处理器有强大的并行处理能力和可编程流水线，令图形处理器也可以处理非图形数据。特别是在面对单指令流多数据流（SIMD）且数据处理的运算量远大于数据调度和传输的需要时，通用圖形處理器在性能上大大超越了传统的中央处理器应用程序。 GPU技術大會 NVIDIA每年都…
超长指令字
架构试图使用超长指令字来提高性能，但最终由于多种原因失败]] 超长指令字（，縮寫：VLIW）指的是一种被设计为可以利用指令级并行（ILP）优势的CPU体系结构。一个按照顺序执行指令的非超标量处理器不能充分的利用处理器的资源，有可能导致低性能。 性能可以通过同时执行一系列指令中的不同子步骤来提高（这就是流水线），或者像超标量架构一样，甚至完全的并行执行多个处理器指令。进一步的提高可以通过指令的执行顺序与在程序代码中出现的顺序不同来提高，这…
指令平均周期数
指令平均周期数（），也称每指令周期，即执行在计算机体系结构中一条指令所需要的平均时钟周期（机器主频的倒数）数。 其方程为： CPI = \frac{\Sigma_i(IC_i)(CC_i)}{IC} 其中IC_i是第i种指令的数量，CC_i是第i种指令的时钟周期数，IC=\Sigma_i(IC_i)是总的指令数，对于一个给定的基准测试过程，总和为所有指令类型。 一个完整的计算机系统执行时间，即指令周期指从内存中取出并执行该条指令所用的全…
硬件侦测
硬件侦测（Hardware Scout），亦称硬件侦测或硬件侦察，是指一种无需应用程序及操作系统干预，由硬件（处理器）来分发线程执行数据预取任务，从而加速程序执行的技术。 参见 Rock微處理器 外部链接 *[http://lcd.itdoor.net/pages/13,14765,1,1055918284.html SUN未来处理器结构发展趋势]