台面晶体管

台面晶体管（mesa transistor）是一类双极性晶体管。在制造此类晶体管的基区与发射区后，会对其周围区域进行化学刻蚀深至集电极，使其呈现出台面（mesa，平頂山）的特征形状。与当时的常见晶体管类型相比，台面晶体管具备更优异的电气特性。

描述
其基区与发射区主要采用两种扩散工艺制造：扩散合金工艺（diffused-alloy process）与双扩散工艺（double-diffused process）。因此，台面晶体管属于。早期的台面晶体管最初由单片锗制成，锗具有比硅更高的。在20世纪50年代，硅作为半导体材料尚未取得如今的主导地位，因此在台面晶体管中的应用较少。随后出现了外延型台面晶体管。如今，台面晶体管已极少使用。

历史
尽管晶体管制造早期便已采用扩散技术，但直到与林肯·德里克（Lincoln Derick）开发出氧化物掩蔽工艺后，台面晶体管才得以问世。1954年，贝尔实验室（BTL）的研究员、乔治·C·戴西（George C. Dacey）与P·W·福伊（P. W. Foy）共同发明了台面晶体管。在德国，西门子公司于1959年引入台面技术，并利用高精度掩模的位移技术开发出一种全新的制造工艺。

台面晶体管得名于其外观，它形似亚利桑那州梅萨的平頂山。据称，时任贝尔实验室晶体管开发组负责人的早在1954年便提出了这一名称。

与早期的晶体管类型相比，台面晶体管取得了重大技术突破。这主要归功于扩散工艺能够精确控制耗尽层的深度，从而将扩散制备的基区宽度缩小至5 µm及以下，仅为以往所能达到宽度的十分之一左右。这一改进提升了晶体管的高频性能，并将其截止頻率提高至100 MHz以上。

制造
台面晶体管既可制成NPN型，也可制成PNP型。20世纪50年代主要使用锗与硅作为半导体材料。以下将阐述采用双扩散工艺制造NPN型晶体管的关键步骤；与PNP型晶体管的制造相比，二者的主要区别仅在于所使用的基础材料与掺杂剂。需要注意的是，此处描述的仅为早期制造工艺的一种方案，其部分具体步骤可能与后期采用的工艺存在差异。例如，利用热氧化进行材料选择性掩蔽的技术也曾应用于扩散掺杂。

制造硅基NPN型台面晶体管的首要步骤是拉制N型掺杂的硅晶锭，并将其切割成相应的晶圓。对硅晶圆进行热氧化处理后，在整个晶圆的硅表面生成一个P型掺杂区。例如，在湿润气氛的扩散炉中，使镓从氧化镓（Ga2O3）穿过二氧化硅向内扩散以完成此步骤。该N型掺杂衬底在后续结构中作为集电极，而P型掺杂区则作为双极性晶体管的基区。为制造发射区（即第二个PN结），需进行第二次扩散。在此之前，先涂覆光刻胶掩模并进行图案化，随后在去除掩模的区域对底部的二氧化硅进行湿法刻蚀。剥离光刻胶掩模后，在同类型扩散炉中进行第二次扩散工艺。此时在干燥气氛中将N型杂质扩散至硅中，例如以五氧化二磷（P2O5）为源材料的磷。 由于氧化层会严重阻碍扩散过程，因此杂质仅向先前暴露的硅区域发生扩散（即材料选择性扩散）。此外，第二扩散区（发射区）必须显著浅于第一扩散区（基区），且需具备更高的掺杂浓度，以确保实现反型掺杂并最终形成NPN结构。随后，为各外延层区域制作电极接触。通常，不同掺杂区需采用不同材料以确保形成可靠的歐姆接觸。P型掺杂基区一般采用铝电极，而N型掺杂发射区则使用銀或金锑合金进行接触。在最后阶段，为改善电气特性（如降低结电容、提升高频性能），需采用湿法刻蚀去除晶体管的顶层结构，深至掺杂材料与半导体晶体的交界处。对晶体管侧面的刻蚀处理最终赋予其平顶山状的外观。

特性
台面晶体管的有效工作区局限于表面一层相对较薄的区域。为维持基极与集电极之间较高的击穿电压，必须具备较高的集电极电阻。由于台面晶体管的集电极引脚通常设置在较厚（相对于有源区而言）的衬底背面，导致集电极串联电阻的阻值较高。这直接降低了器件的功率承载能力。尽管曾尝试减小衬底厚度，但这引发了半导体衬底的稳定性问题，并导致生产良率下降。直到平面晶体管与外延晶体管的出现，上述难题才得以彻底解决。

集电结耗尽层在表面的裸露部分会劣化晶体管性能。其原因在于高表面漏电流与低击穿电压。此外，缺乏环境保护的耗尽层会导致晶体管特性失稳，引发结电流漂移、漏电流激增以及电流增益衰减。1959年，同样就职于贝尔实验室的团队证实，热生长的二氧化硅层能够对表面进行钝化处理。这一发现迅速克服了硅晶体管的可靠性问题。此外，该钝化层能在基区与发射区扩散过程中同步生成。然而，首款应用该技术的器件是发明的氧化物钝化双极型平面晶体管（仙童半导体的2N696，其最初设计为台面晶体管）。

平面晶体管的问世并未完全淘汰台面晶体管。当应用场景（如功率晶体管）需要高达数千伏的反向击穿电压时，台面晶体管仍具实用价值。

基极与发射极电极的几何布局分为两类：线性排列与圆形排列。在圆形排列（）中，发射极电极位于环形基极电极的中心。在线性排列（）中，两条条状电极平行并排（）。后者通常专用于高频应用领域。此外，线性排列的设计更为简便，且占用芯片面积更小。

文献
*
*

参考