工艺角

工艺角（），又称工艺拐角、工艺极限，在半导体制造中是一个试验设计技术示例，指将集成电路设计应用到晶圓上时所采用的工艺参数变动之一。工艺角表示这些参数变动的极端值范围。刻蚀到晶圆上的电路必须在这些极端条件下正常工作。处于这些工艺角上的器件可能比规格运行得更快或更慢，并且工作的温度与电压可能更低或更高。如果电路在任一工艺极端条件下不能正常工作，则认为该设计的裕量不足。

为了验证集成电路设计的稳健性，半导体制造商会制造“工艺角批次”（corner lot），即按这些极端条件调整过工艺参数的一组晶圆。然后对来自这些特殊晶圆的器件在不同步长的环境条件（例如电压、时钟频率、温度）下组合施加并进行测试，这一过程称为表征。测试结果用称为Shmoo圖的绘图技术表示，图上清晰标出在给定环境条件组合下器件开始失效的边界。

对数字电子而言，工艺角分析最有效。因为工艺变动会直接影响晶体管在逻辑状态切换时的开关速度。这一影响对模拟电路（如放大器）不太相关。

对数字电子的意义
在超大规模集成电路微处理器设计与半导体器件制造中，工艺角通常表示晶圓相对于标称掺杂浓度（以及其他参数）三倍或六倍標準偏差（σ）的变化。该变化会显著改变数字信号的占空比和，有时甚至导致整个系统的。

工艺变动的原因很多，例如在晶圆搬运时净室内湿度或温度的细小变化，或裸晶相对于晶圆中心的位置差异。

工艺角的类型
在原理图域工作时，通常只考虑前道工序（FEOL）工艺角，因为这些角会影响器件性能。但还有一组正交的工艺参数会影响后道工序（BEOL）的寄生参数。

FEOL工艺角
一种命名惯例使用两字母标识，第一个字母表示N沟道金屬氧化物半導體場效電晶體（NMOS）角，第二个字母表示P沟道（PMOS）角。在此命名法中存在三类角：典型（typical）、快（fast）和慢（slow）。快角和慢角分别表示载流子迁移率高于或低于正常值。例如标为FS的角表示NFET快而PFET慢。

因此共有五种可能的角：典型-典型（TT，尽管严格说不是迁移率图上的角但仍称为角）、快-快（FF）、慢-慢（SS）、快-慢（FS）、慢-快（SF）。前面三种（TT、FF、SS）称为“均衡角”，因为两类器件受影响相当，通常不会对电路的逻辑正确性产生不利影响。所得器件可能在更慢或更快的时钟频率下工作，常据此进行分档。后两种（FS、SF）称为“偏斜角”，需要关注。因为一种FET的开关速度会远快于另一种，这种不平衡的开关会导致输出的某一边沿跃变显著减小。锁存器件可能在逻辑链中记录错误值。

BEOL工艺角
除了场效应管本身外，随着工艺节点缩小，芯片上更多的工艺变化（OCV）效应在互联和过孔结构上显现。这包括互联线对工艺、 电压与温度（PVT）变化的敏感性。

提取工具常提供一个“标称”角以反映工艺目标的标称横截面。随后创建了cbest与cworst来模拟允许工艺变化中的最小与最大横截面。简单的思想实验表明，最小横截面且垂直间距最大的情况会产生最小的耦合电容。最初CMOS数字电路对电容比电阻更敏感，因此该变化可被接受。随着工艺演进、布线电阻变得更关键，又创建了 rcbest与rcworst来模拟电阻的最小与最大横截面。但不同点在于横截面电阻不依赖氧化层厚度（线间的垂直间距），因此在rcbest情况下使用最大的氧化厚度，而在 cworst情况下使用最小的。

考虑工艺角
为应对这些变动效应，现代制程工艺通常为所有（或至少TT、FS、SF）工艺角提供集成电路通用模拟程序或仿真模型。这样电路设计者可以在版图前（以及通过后布局的寄生参数提取后）检测到角引起的偏斜效应，进而在下線前修正设计。

参考