热氧化

热氧化是硅的一种改变表面特性的工艺，在这一过程中于硅衬底（例如硅晶圓）或由硅构成的局部结构表面生成一层薄的非晶二氧化硅。该工艺在半导体技术中用于制造微电子电路等。该过程基于氧气向硅中扩散并在约1100 °C以上与硅发生化学反应。该工艺时间非常短，也称为“”（Rapid Thermal Oxidation，RTO），用于制备非常薄的二氧化硅层（2-O2燃烧法。所有变体的氧化过程可归纳为三步：(i) 气态反应物（例如氧气或水）向衬底表面的传输，(ii) 通过已存在氧化层的扩散，(iii) 氧化反应本身。在反应中氧被并入硅衬底，也就是说该过程并非在衬底上简单地“沉积”一层外来薄膜，而是衬底表面被转化。与涂敷（Beschichten）不同，最终形成的薄层有一部分位于原先硅衬底的范围内；可以说硅被“消耗”了。对于热氧化，生成的氧化层大约有46%位于原始衬底下方，54%位于其上方。

在生长速率和薄层性质（密度、介電強度等）方面，两种主要工艺有时差别显著。两者的共同点是：其一，当掺杂浓度超过10−6（相当于约1018个原子相对于约6×1023个硅原子，参见阿伏伽德罗常数）时，氧化速度会加快；其二，氧化速率依赖晶体取向，其中{111}面硅的氧化速度比{100}面硅快约30-100%（此处{111}与{100}指示特定晶面或晶胞面，参见密勒指数与鑽石結構）。

和半导体领域的任何高温工艺一样，在氧化之前需要对晶圆进行清洗。这既能改善工艺本身，也能防止炉管污染。清洗主要用于降低金属杂质，否则这些杂质会恶化氧化层的电学性能。典型的清洗工艺为RCA-2清洗，利用氯化氢（HCl）结合金属杂质。HCl也用于清洗炉管，但现在更常用的还有有机氯化合物如1,2-二氯乙烯（DCE）。

干法氧化
提高温度可以显著加速反应。在通常使用的800-1200 °C温度范围内，将硅暴露于氧气即可发生氧化。仅由氧气导致的此类氧化称为干法氧化。所得的层厚取决于温度与氧化时间。该方法生长速率较慢，但薄层质量高。

: \rm Si + O_2(g) \rightarrow SiO_2

湿法氧化
另一种方法使用水蒸气作为氧化剂，因此称为湿法氧化。通常载气（常为氧气或氧氮混合气）先通过充满90-95 °C去离子水的容器（称为 bubbler），载运水分子进入氧化炉。载气携带的水分子随后与硅表面发生反应：

: \rm Si + 2\ H_2O(g) \rightarrow SiO_2 + 2\ H_{2}(g)

该氧化反应一般在900-1100 °C之间进行。生长速率快，但薄层质量低于干法氧化。

其他工艺变体
除用纯氧或水蒸气进行的热氧化外，还有一些工艺在反应室内通过气体间反应先生成实际的氧化反应物，例如用氢气（H2）与氧气（O2）、三氯乙酸（TCA）与氧气，或氯化氢（HCl）与氧气等。这些在实践中较少使用，但在某些情况下可获得更好的薄层性质。

H2-O2燃烧：在H2-O2燃烧（英语：pyrogenic oxidation）中，超高纯度的氢气与氧气在约600 °C条件下在反应室内直接生成水。两种原料气（通常伴随氮气）通过独立管路送入工艺室。必须特别注意混合比例，因为存在通过形成爆炸性混合气（Knallgas）带来的爆炸危险。其实际氧化过程对应湿法氧化，即硅与水反应生成二氧化硅。通过H2-O2燃烧可制备生长速率高且杂质、缺陷较少的氧化层。

迪尔-格罗夫模型
迪尔-格罗夫模型是描述在洁净硅表面上基于扩散的热二氧化硅生长的常用模型。为达到某一二氧化硅层厚d_\mathrm{SiO_2}所需的时间t可按下式计算：

: t = \frac{d_\mathrm{SiO_2}^2}{B} + \frac{d_\mathrm{SiO_2}}{ \frac{B}{A}}

其中B表示抛物线项的系数，因子{ \frac{B}{A}}表示线性生长率。

对于已带有氧化层的硅衬底，上式需加上项\tau。\tau表示在当前工艺参数下生成已存在那一层所需的时间：

: t + \tau = \frac{d_\mathrm{SiO_2}^2}{B} + \frac{d_\mathrm{SiO_2}}{ \frac{B}{A}}

常数\tau也可用于在计算工艺时考虑迪尔-格罗夫模型无法描述的干法氧化初期的快速生长。

将上述二次方程对d_\mathrm{SiO_2}求解，得到：

: d_\mathrm{SiO_2}(t) = \frac{A}{2} \cdot \left[ \sqrt{1+\frac{4B}{A^2}(t+\tau)} - 1 \right]

对于小于约30 nm的薄氧化层，迪尔-格罗夫模型并不适用，因为在薄层初期氧化生长常比模型预测的更快。此外，常观察到在氧化开始前存在一段延迟时间，该延迟通常长于将工艺室内气体置换所需的时间。

文献中对超薄氧化层生长速率的建模采用不同方法。一种常用方法是在迪尔-格罗夫模型中增加一个额外项，用以描述层生长初期的速率。水平结构主要用于较旧的设备或适用于 150 mm及以下直径晶圆的设备；垂直炉则更多用于较新的200 mm或300 mm晶圆设备。

在水平炉中晶圆并列放置，落下的粉尘可在晶圆间进入，从而可能污染所有晶圆。水平炉典型地在氧化管内存在对流流动，导致反应室下部稍冷于上部，因此晶圆的下侧生长较慢，造成薄膜厚度不均。对于现在常用的较大晶圆（直径大于150 mm）及更高的制造公差要求，这种不均匀性已不可接受。水平炉的一项优点是可将多个炉管上下叠置，节省洁净室空间。

在垂直炉中晶圆呈叠放状放置。此排列方式使得落下的粉尘只可能落在最高位置的晶圆，从而将粉尘污染降到最低。卧式放置有助于实现更均匀的温度分布，从而在单个晶圆上得到更均匀的薄层厚度。由于炉管内的温度分布不同，放在下方的晶圆仍常比上方晶圆生成更薄的层，并且晶圆的上、下表面之间也存在微小差异。通过将气流自上而下引导以逆转对流流向，可以减小这些问题。

性质
通过干法或湿法氧化制得的二氧化硅薄层呈玻璃状，仅具有短程有序（即非晶态）。其性质与几乎一致，石英通常用作氧化炉管的材料。此外，并非所有的硅-氧键都完全形成，这会产生未键合的带电氧原子。因而其分子结构与晶体二氧化硅（石英）显著不同，例如在密度上约为≈2.2 g·cm−3（而石英为2.65 g·cm−3），以及在弹性模量上约为87 GPa（而石英为107 GPa）。评估该过程时，关键量为所谓的偏析系数k（外来原子在硅中的溶解度除以外来原子在二氧化硅中的溶解度），用于确定外来原子在氧化物与硅中的相对分配比例。

:

应用
自 1950 年代中期首批基于硅的商用晶体管问世以来，硅的热氧化就是制造微电子电路的关键工艺之一。当时硅逐渐取代锗成为半导体工业的首选材料，部分原因在于二氧化硅相对于锗氧化物具有更好的材料特性：锗氧化物附着性差且不耐水。

硅的热氧化工艺于 1950 年代在新泽西州贝尔实验室（1947年发现首个可工作晶体管的地方）被偶然发现（当然其他工业研究所与大学也参与了相关研究）。那时通过气相漫入掺杂剂（硼、磷、砷、锑）进行半导体掺杂的扩散工艺已为人知，并在约1000 °C的高温下进行。1955 年，意外在扩散管中混入了氢气与氧气；当时取出的硅样品显示出浅绿色着色，后经确认是在表面形成了一层稳定的热硅二氧化薄膜。

热氧化生成的二氧化硅长期被用于选择性掩膜以进行扩散掺杂、硅的表面钝化，以及平面工艺中器件的电隔离等。用于现代集成电路制造时，该技术通常仅在工艺初期使用，例如在浅槽隔离（STI）或作为CMOS晶体管栅氧化层（将栅极与硅隔开以通过電場形成导电通道）。热氧化在后期工艺中不常使用的主要原因是高工艺温度会导致掺杂剖面移动等不利影响。因此在其他制造阶段（互连绝缘等）一般采用诸如化学气相沉积（使用四乙氧基矽烷，在约600 °C下反应）或（较少见的）溅射沉积等低温方法。尽管这些低温方法产生的氧化物质量较差，但它们可以在除硅以外的材料上形成氧化层。

用于扩散掺杂的材料选择性掩模
硅二氧化物作为对硅中掺杂剂扩散具材料选择性屏蔽的特性最早由贝尔实验室的Frosch与Derick于 1956 年提出。他们发现，在1000 °C以上的氧化性气氛中，n型掺杂剂（P、As、Sb）向硅中的扩散会被氧化层阻挡。硼（p 型掺杂剂）在有氢或水蒸气存在时能更快穿透氧化层进入硅。该选择性掩模技术被用于例如双重扩散晶体管（double diffused transistor）或所谓的，使得发射极与基极在同一表面上制造成为可能。

表面钝化
早期晶体管由于表面未受保护而表现出不可预测且不稳定的特性。1955-1960年间，许多研究机构致力于锗和硅的表面钝化研究。贝尔实验室的等人发现，通过特殊清洗并随后制备一层薄的热氧化膜（15-30 nm），可以明显降低pn结的漏电流。其原因在于表面态的化学结合或中和，从而实现了后来通过外加电场控制载流子迁移率的可能性（见金屬氧化物半導體場效電晶體）。表面钝化推动了平面工艺、平面扩散晶体管及基于其的集成电路的发展。

至今热氧化仍用于单晶与多晶硅层的表面钝化。该工艺并不限于微电子器件制造，还可用于几乎所有以硅用于“电学应用”的领域，例如太阳能电池或微机电系统（MEMS）。

器件隔离
工艺后形成的“鸟喙”结构]]
集成电路中的器件（晶体管、二极管）通常位于晶圆表面。早期微电子学时代这些器件间距较大，器件隔离可通过反向偏置的Pn结实现。但1970年代起随着电路性能需求与器件集成度的提升，pn隔离已不再足够。取而代之的是氧化物隔离，通常通过局部硅氧化（LOCOS）或类似工艺形成。这些氧化隔离可将器件间的电容与漏电流降至最低，并提高集成度，从而节省晶圆面积。LOCOS工艺仅在局部区域氧化硅，非氧化区由阻挡氧与水扩散的掩模材料（例如氮化矽）覆盖，该掩模通过光刻成形。由于氧化过程中存在侧向扩散至掩模下的现象，LOCOS无法得到非常尖锐的边界，而会产生过渡区域（即LOCOS的“鸟喙”效应）。

1990 年代，因对集成度和平面度（尤其为后续光刻工序）要求提高，LOCOS技术逐渐被浅槽隔离（STI）取代。LOCOS在热氧化引起的几何效应（如鸟喙）方面存在根本不足，针对这些缺陷的改进变得复杂且昂贵，因此被更可控的浅槽隔离所替代。

即便如此，热氧化仍在现代IC的隔离制造中发挥作用。例如在浅槽隔离工艺中，热氧化可作为子工艺用于制备具有优良电学性质的薄氧化层，这些电学性能是通过四乙氧基矽烷（TEOS）或HDP（高密度等离子体）氧化物难以达到的。此外，还有用于制备绝缘体上硅（SOI）晶圆的工艺，先在晶圆上生长热氧化层，再与另一晶圆键合。

现代MOS晶体管
热氧化制得的绝缘层对实现首批绝缘栅场效应晶体管（IGFET）具有关键影响。场效应晶体管的概念早在1920年代末由尤利乌斯·埃德加·利林菲尔德与等人提出，但当时缺乏足够纯净的半导体晶体与隔离层以实现该构想。直到1960年6月，贝尔实验室的与首次发表了可工作的MOSFET。

MOSFET由一层热氧化的二氧化硅覆盖在p或n掺杂的单晶硅表面之上，以及覆盖在氧化层之上的金属（后来多为掺杂多晶硅）栅电极组成。这个金属-隔离体-半导体电容是场效应晶体管的关键部分：通过栅极电压可以在硅-二氧化硅界面处聚集电子或空穴，从而在源极与漏极之间形成导电沟道。早期MOSFET的电学性能可重复性差且不稳定。直至1965年，快捷半导体的研究人员才找到根本原因：氧化层及界面中的钠杂质（带正电的钠离子）影响了阈值电压并导致器件行为不稳定。识别出碱金属离子为不稳定性的源头后，研究与工程界花费大量时间与精力来分析、去除并控制这些离子杂质，例如通过C-V（电容-电压）测量来评估可能的电荷，并开发出多种捕获（）或保护掩模措施以固定或隔离这些离子。

截至2009年，大多数制造商仍将热生长的二氧化硅用作栅绝缘材料。栅氧化层厚度已减小至约1-3 nm，通常通过快速热氧化（RTO）制备。然而在如此薄的层厚下，隧穿电流损耗显著增加。采用介电常数高于二氧化硅的栅材料（高介电常数材料）可以在保持电容的同时增厚物理层厚，从而减小隧穿损耗。

多晶硅与金属硅化物
除单晶硅外，在半导体工艺中类似的热氧化工艺亦用于多晶硅与金属矽化物（如二硅化钨WSi2、二硅化钴CoSi2等）。

多晶硅的热氧化过程与单晶硅本质相同。由于多晶结构不存在单一晶面取向，氧化受多晶硅膜厚与晶粒尺寸影响。未掺杂多晶硅的氧化速率通常介于{100}与{111}取向的单晶硅之间。实际应用中多晶硅层常在氧化前被高度掺杂，这会改变氧化动力学。强p掺杂的多晶硅氧化速率明显更高；这种掺杂增强效应在多晶硅中比在单晶硅中弱，且在较低工艺温度（2或H2O）的物质传输、通过已形成氧化层的扩散以及界面反应所控制。为制备低金属离子含量的良好绝缘氧化层，必须保证硅化物/二氧化硅界面处有足够的硅供应。

文献
*
*
*
*
*
*

参考