鰭式場效電晶體

鰭式場效電晶體（，簡稱：），是一种新的互補式金屬氧化物半導體（CMOS）場效電晶體，通过栅将极放置在导电沟道的两侧、三侧或四侧或环绕沟道（栅极四周），形成双栅极或多栅极结构，以改善电路对导体

的控制，并减少漏电流，缩短晶体管的闸长。FinFET是一种立体的场效应管，屬於多閘極電晶體。这些器件之所以称为“鰭”式，因为其源漏区域在硅表面形成了鳍片。与平面CMOS技术相比，FinFET器件表现出显著更快的和更高的电流密度，从而提升了性能和功耗效率。

FinFET是一种非平面晶体管，或称“三维”晶体管，是现代纳米电子半导体器件制造的基础。当晶体管的尺寸小于25纳米以下，传统的平面场效应管的尺寸已经无法缩小。FinFET的主要思想是将场效应管立体化。利用FinFET栅极的微芯片最初在2010年代初期实现商业化，并在14纳米、10纳米和7纳米制程节点中成为主流栅极设计。

单个FinFET晶体管通常包含多个鳍片，这些鳍片并排排列并由同一个栅极覆盖，在电学上作为一个整体工作。通过改变鳍片的数量可以调节驱动能力和性能，驱动能力随鳍片数量的增加而增强。

历史
双栅极功率薄膜晶体管（TFT）的概念由H. R. Farrah与R. F. Steinberg于1967年提出。双栅极MOSFET随后由関川敏弘（產業技術綜合研究所）于1980年在一份描述平面晶体管的专利中提出。1984年，関川与林豊在电子技术综合研究所制造了XMOS晶体管。他们证明，通过将全耗尽SOI器件夹在两个连接在一起

的栅电极之间，可以显著抑制短沟道效应。

第一种FinFET晶体管类型被称为耗尽型贫沟道晶体管（DELTA），由日立中央研究所的久本大等人二于1989年在日本首次制造。该晶体管的栅极可以覆盖并电接触半导体沟道鳍片的顶部和侧面，或仅覆盖侧面。前者称为“三栅晶体管”，后者称为“双栅晶体管”。双栅晶体管的每一侧可以选择性地连接到两个不同的终端或接触点。这种变体被称为“分裂栅晶体管”，可以更精细地控制晶体管的工作

印度尼西亚工程师Effendi Leobandung在明尼苏达大学工作期间，于1996年第54届器件研究会议上与周郁（Stephen Y. Chou）共同发表了一篇论文，概述了将宽CMOS晶体管切割成许多窄宽度沟道的优势，从而通过增加有效器件宽度来改善器件缩放并增加电流。这种结构正是现代FinFET的雏形。尽管通过切割成窄宽度牺牲了部分器件宽度，

但对于高鳍片而言，窄鳍片侧壁的导通能力足以弥补这一损失。该器件具有35纳米沟道宽度和70纳米沟道长度。该小组由久本大以及台积电的胡正明领导。团队在1998年至2004年间取得了以下突破。久本大请求成为胡正明在伯克利研究小组的访问学者，随后胡正明邀请其加入DARPA资助的FinFET项目。

• 1998年 N沟道FinFET（17纳米）；
• 1999年 P沟道FinFET（50纳米以下）；
• 2001年 15纳米FinFET；
• 2002年 10纳米FinFET；
• 2004年 高κ/金属栅FinFET。

他们在2000年12月的一篇论文中创造了“FinFET”（鳍式场效应晶体管）一词，用于描述在SOI衬底上构建的非平面双栅晶体管。

2006年，来自韩国科学技术院（KAIST）和国家纳米制造中心的一组韩国研究人员开发出一种基于全环绕栅极（GAA）FinFET技术的3纳米晶体管，这是当时世界上最小的纳米电子器件。2011年，莱斯大学研究人员马苏德·罗斯塔米与卡提克·莫汉拉姆证明，FinFET可以拥有两个电学独立的栅极，这为电路设计人员提供了更灵活的设计选择，以实现高效低功耗栅极。

2011年，英特尔推出商业化的22纳米FinFET。

2020年，胡正明博士因该项技术获得IEEE荣誉勋章，电气电子工程师学会（IEEE）认为该技术将晶体管带入了第三维度并延续了摩尔定律。

在2018年2月开始，中国科学院微电子研究所就该技术涉及该所的部分专利对英特尔提出侵权诉讼，而英特尔多次反制，向中美两国的知识产权管理部门申请专利无效审议或复审，但均告失败，2020年7月28日，国家知识产权局口头受理了该次申请无效审议。

商业化
业界首个工作电压仅为0.7伏特的25纳米晶体管于2002年12月由台积电展示。“Omega FinFET”设计因栅极包裹源漏结构后的形状与希腊字母“Ω”相似而得名，其N型晶体管的栅延迟仅为0.39皮秒（ps），P型为0.88ps。

2004年，三星展示了“体FinFET”设计，使大规模生产FinFET器件成为可能。他们展示了利用90纳米体FinFET工艺制造的动态随机存取存储器（DRAM）。

2011年，英特尔展示了三栅晶体管，其栅极从三面包裹沟道，与平面晶体管相比，提升了能源效率并降低了栅延迟，从而获得了更佳性能。

22纳米及以下工艺制造的商用芯片普遍采用FinFET栅极设计（但也存在低至18纳米的平面工艺，且12纳米工艺正在开发中）。英特尔在2011年为其Ivy Bridge微架構宣布了22纳米三栅极变体。这些器件自2012年起开始出货。从2014年开始，各大晶圆代工厂（台积电、三星、格芯）在14纳米（或16纳米）节点上均采用了FinFET设计。

2013年，SK海力士开始16纳米工艺的商业化量产，台积电开始16纳米FinFET工艺生产，三星电子开始10纳米工艺生产。台积电于2017年开始7纳米工艺生产，三星于2018年开始5纳米工艺生产。2019年，三星宣布计划于2021年商业化生产3纳米GAAFET工艺。FD-SOI（全耗尽绝缘体上硅）被视为FinFET的一种潜在低成本替代方案。

纳米电子FinFET半导体存储器的商业化生产始于2010年代。2013年，SK海力士开始量产16纳米NAND闪存，三星电子开始生产10纳米多层单元（MLC）NAND闪存。2017年，台积电开始使用7纳米工艺生产SRAM存储器。

参考资料