双大马士革工艺在半导体技术中是指一组用于共同（“双”）制造布线层与垂直互连（即通孔，Vias）的工艺序列。该方法是大马士革工艺的进一步发展，应用于采用铜技术的集成电路（微芯片）金属化层的制造。
“大马士革”（Damascene）这一名称源于一种古老的装饰技术——嵌金银丝工艺（也称大马士革镶嵌工艺，德语：Damaszierung，英语：damascening），即将一种材料嵌入预先制造的凹槽中。
背景
2000年代初，一些半导体制造商将其产品的导线材料从铝切换为导电性更好的铜。由于铜层与铝不同，无法通过干法刻蚀工艺进行图案化，这一材料更迭迫使制造原理发生转变。因此，工艺上转向了在介電質中间层预制凹槽中进行铜电化学沉积的方法，由此产生了双大马士革工艺及其前身——大马士革工艺。两者的关键区别在于，双大马士革工艺在同一个步骤中即可同时完成通孔（Vias，源自英语vertical interconnect access，即两层金属化层之间的触点）及其上方导线层的铜填充。与制造相同结构所需的两个连续大马士革步骤相比，这种方法节省了一次铜沉积（含扩散阻障层与种子层沉积）以及一次用于平整多余铜层的化学机械平坦化（CMP）步骤。减少工艺步骤不仅节省了材料与时间，还降低了成本。
基本原理
通过在金属沉积前预先制备通孔与导线层的结构并共同填充金属，可以减少必要的金属沉积与CMP步骤。与大马士革工艺类似，双大马士革工艺大致可分为三个阶段：1.电介质沉积；2.电介质图案化；3.导线材料沉积。不同之处在于，此处沉积与图案化的并非单一电介质层，而是复杂的电介质层叠结构。此外，这两个子层的图案化难度也远高于单层工艺。
如果将用于导线和通孔的层间电介质（inter-level dielectric，ILD，指两层导线之间的电介质材料）与金属间电介质（inter-metal dielectric，IMD，指同一层导线之间的电介质材料）视为由三层组成的电介质叠层，则最容易理解其原理。上层IMD层随后形成水平导线，而下层ILD层则用于构建当前层与前一层金属化层之间的垂直互连（通孔）。
两层厚度通常大致相等，常用材料为二氧化硅或低k电介质。根据技术节点的不同，典型层厚在300–700nm之间。ILD与IMD之间由一层薄中间层隔开，该层在制造过程中起到刻蚀停止层的作用。因此，所选材料在对应刻蚀工艺中的速率必须显著低于IMD。在以氧化硅作为ILD/IMD的常规示例中，通常采用约30nm厚的氮化矽层。此时沉积在电介质上的金属层作为第二次刻蚀步骤的硬掩模。
制造序列始于沉积电介质层（随后将同时包含通孔和导线），首先全覆盖地沉积一层金属层，通常是氮化钛（TiN）。随后利用光刻与干法刻蚀，按照导线层的图案对这层随后用作硬掩模的层进行图案化。然后再次移除光刻胶层。
在制造带有导线结构的硬掩模后，首先继续制造通孔结构。为此在现有的电介质与硬掩模层叠上涂布光刻胶或光刻胶系统，并定义通孔图案。随后进行电介质刻蚀，从而刻蚀出通孔。在此步骤中，硬掩模是钝性的，即它不掩蔽任何待刻蚀区域，因为导线结构大于通孔结构。刻蚀后，再次移除（通孔）光刻胶层。
在第三个子步骤中，借助硬掩模进行导线结构的刻蚀。此时建议利用牺牲材料完全或部分填充已经打开的通孔。由于不使用刻蚀停止层，导线结构的刻蚀在已知且具有良好重现性的条件下通过时间控制来完成。刻蚀后，再次移除残留光刻胶并沉积导线金属（带有阻障层系统）。
该方法的优点是能更好地集成电介质，并减少典型去胶工艺（例如氧等离子体或其产生的UV辐射）对电介质的损伤，这在使用多孔及致密的低k电介质时尤为重要。该工艺序列的主要挑战一方面在于硬掩模材料的选择（需平衡刻蚀选择性、光学透明度以实现良好的套刻控制，但在UV范围内需具有吸收性），另一方面硬掩模材料必须与铜CMP工艺兼容。）。
随着结构进一步缩小至130 nm节点以下，碳化硅的介电常数也显得过高，因此开发了不带嵌入式刻蚀停止层的工艺变体。由于没有终点指示器，这些变体通常使用具有已知刻蚀速率的时间控制刻蚀工艺，以制造定义深度的结构。沟槽底部因此位于电介质中间。这要求对刻蚀系统具备极高的控制能力，并要求在晶圆上以及晶圆之间具有高度的均匀性。否则制造出的电路在电学特性上可能会出现巨大波动。此外还可能产生边缘圆化或在边缘角部形成微沟槽等负面效应。
优缺点及应用领域
双大马士革工艺在流程简捷性上优于简单的大马士革工艺。在双大马士革工艺中，通孔层与导线层是共同制造的。因此可以分别为电介质、阻障层及导线金属节省一次沉积步骤。此外还省去了一个技术要求很高的CMP步骤。
尽管如此，由于对光刻与刻蚀工艺的高要求，双大马士革工艺在技术难度上高于两次大马士革工艺。但由于技术挑战可以通过相同的生产设备解决，较少的工艺步骤降低了材料与时间消耗（单台设备的产出更高）。同时，变动来源的数量也随之减少。
双大马士革技术通常用于当今几乎所有采用铜导线的集成电路（IC）金属化层。铜很难进行干法刻蚀，在二氧化硅等常用电介质材料中极易扩散，因此必须确保其被扩散阻障层完全包裹。
文献
*
*
参考
评论 (0)